如果结果不匹配，请 
更多“结合硬件结构,画出能完成下面程序操作的ASM流程图.”相关的问题
第1题
设某机共能完成120种操作，CPU有8个通用寄存器（12位)，主存容量为16K字，采用寄存器—存储器型指令。
设某机共能完成120种操作，CPU有8个通用寄存器(12位)，主存容量为16K字，采用寄存器—存储器型指令。 (1)欲使指令可直接访问主存的任一地址，指令字长应取多少位？ (2)若在上述设计的指令字中设置一寻址特征位X，且X=0表示某个寄存器作基址寄存器，画出指令格式。试问采用基址寻址可否访问主存的任一单元？为什么？如不能，提出一种方案，使指令可访问主存的任一位置。 (3)若指令字长等于存储字长，且主存容量扩大到64K字，在不改变硬件结构的前提下，可采用什么方法使指令可访问存储器的任一位置？
第2题
某机器采用一地址格式的指令系统，允许直接和间接寻址。机器配备有如下硬件：ACC、MAR、MDR、PC、X、MQ、I
R以及变址寄存器RX和基址寄存器RB，均为16位。 (1)若采用单字长指令，共能完成105种操作，则指令可直接寻址的范围是多少？一次间址的寻址范围是多少？画出其指令格式并说明各字段的含义。 (2)若采用双字长指令，操作码位数及寻址方式不变，则指令可直接寻址的范围又是多少？画出其指令格式并说明各字段的含义。 (3)若存储字长不变，可采用什么方法访问容量为8 MB的主存？需增设那些硬件？
点击查看答案
第3题
用一台每个时钟周期发射两条指令的超标量处理机运行下面一段程序。所有指令都要进行取指（IF)、译码
用一台每个时钟周期发射两条指令的超标量处理机运行下面一段程序。所有指令都要进行取指(IF)、译码(ID)、执行、写结果(WB)4个阶段。其中IF、ID、WB这3个阶段各为一个流水段，其延迟时间都为10 ns。在执行阶段，LOAD操作、AND操作各延迟10 ns，ADD操作延迟20 ns，MUL操作延迟30 ns。这4种功能部件各设置一个，它们可以并行工作。ADD部件和MUL部件都采用流水结构，每一级流水线的延迟时间都是10 ns。 I1 LOAD R0，M(A) ；R0←M(A) I2 ADD R1，R0 ；R1←(R1)+(R0) I3 LOAD R2，M(B) ；R2←M(B) I4 MUL R3，R4 ；R3←(R3)×(R4) I5 AND R4，R5 ；R4←(R4)∧(R5) I6 ADD R2，R5 ；R2←(R2)+(R5) ①请列出程序代码中所有的数据相关及其相关类型。 ②假设所有运算型指令都在译码(ID)流水段读寄存器，在写结果(WB)流水段写寄存器，采用顺序发射、顺序完成的调度方法。画出流水线的时空图，计算执行这个程序所用的时间。
第4题
M2过载停转。按照上述工作要求，完成以下题目：(1)试分配I/O通道;(2)画出PLC的硬件接线图;(3)设计一个满足要求的梯形图程序。
M2过载停转。按照上述工作要求，完成以下题目：（1)试分配I/O通道;（2)画出PLC的硬件接线图;（3)设计一个满足要求的梯形图程序。
点击查看答案
第5题
M2停止;若电动机M2过载则仅电动机M2停机。按照上述工作要求，完成以下题目：(1)试分配I/O通道;(2)画出PLC的硬件接线图;(3)设计一个满足要求的梯形图程序。
M2停止;若电动机M2过载则仅电动机M2停机。按照上述工作要求，完成以下题目：（1)试分配I/O通道;（2)画出PLC的硬件接线图;（3)设计一个满足要求的梯形图程序。
点击查看答案
第8题
某机主存容量为4M×16位，且存储字长等于指令字长，若该机指令系统能完成97种操作，操作码位数固定，
且具有直接、间接、变址、基址、相对、立即等六种寻址方式。 (1)画出一地址指令格式并指出各字段的作用。 (2)该指令直接寻址的最大范围。 (3)一次间址和多次问址的寻址范围。 (4)立即数的范围I=十进制数表示)。 (5)相对寻址的位移量(十进制数表示)。 (6)上述六种寻址方式的指令哪一种执行时间最短？哪一种最长？哪一种便于用户编制处理数组问题的程序？哪一种便于程序浮动？为什么？ (7)如何修改指令格式，使指令的直接寻址范围可扩大到4M？ (8)为使一条转移指令能转移到主存的任一位置，可采取什么措施？请简要说明。
点击查看答案
