首页 > 大学本科> 工学
题目内容 (请给出正确答案)
[主观题]

由D触发器和逻辑门构成的时序逻辑电路如图21-65所示,X,Y为输入端,CP为控制脉冲输入端,Q为输出端,(1)写出D的

由D触发器和逻辑门构成的时序逻辑电路如图21-65所示,X,Y为输入端,CP为控制脉冲输入端,Q为输出端,

(1)写出D的逻辑式。

(2)当输入端子保持在X=Y=0时,在图中画出输出端Q的波形图。

由D触发器和逻辑门构成的时序逻辑电路如图21-65所示,X,Y为输入端,CP为控制脉冲输入端,Q为输

查看答案
答案
收藏
如果结果不匹配,请 联系老师 获取答案
您可能会需要:
您的账号:,可能还需要:
您的账号:
发送账号密码至手机
发送
安装优题宝APP,拍照搜题省时又省心!
更多“由D触发器和逻辑门构成的时序逻辑电路如图21-65所示,X,…”相关的问题
第1题
分析由JK触发器组成如图4.2.69所示的时序逻辑电路。分析电路的逻辑功能,画出Q1、Q2输出波形。设初始状态是11。

分析由JK触发器组成如图4.2.69所示的时序逻辑电路。分析电路的逻辑功能,画出Q1、Q2输出波形。设初始状态是11。分析由JK触发器组成如图4.2.69所示的时序逻辑电路。分析电路的逻辑功能,画出Q1、Q2输出波形。

点击查看答案
第2题
由JK触发器和PLA构成的时序逻辑电路如图所示,试分析其功能(写出驱动方程和状态方程,画出状态转换图,说明电

由JK触发器和PLA构成的时序逻辑电路如图所示,试分析其功能(写出驱动方程和状态方程,画出状态转换图,说明电路的逻辑功能,电路能否自启动)。

由JK触发器和PLA构成的时序逻辑电路如图所示,试分析其功能(写出驱动方程和状态方程,画出状态转换图

点击查看答案
第3题
时序逻辑电路及输入信号波形如图5.3.1所示,分析电路,列出其状态表,画出波形图,并说明电路的逻辑
功能。(设触发器初态均为0)

时序逻辑电路及输入信号波形如图5.3.1所示,分析电路,列出其状态表,画出波形图,并说明电路的逻辑功

点击查看答案
第4题
时序逻辑电路普通由触发器等器件构成。()
点击查看答案
第5题
时序逻辑电路的特点是()。

A.由门电路和触发器构成

B.没有反馈通道

C.有反馈通道

D.任何时刻的输出只与当时的输入有关

E.任何时刻的输出不仅与当时的输入有关还与以前的状态有关

点击查看答案
第6题
已知一Moore型时序逻辑电路的状态图如图P6-5所示,试列出该时序逻辑电路的状态表。设初始状态为0
00,触发器为上升沿起作用,画出其工作波形图(不少于8个时钟脉冲)。

已知一Moore型时序逻辑电路的状态图如图P6-5所示,试列出该时序逻辑电路的状态表。设初始状态为0

点击查看答案
第7题
关于同步时序逻辑电路,正确的有()

A.电路中所有组件都采用公共时钟进行同步

B.电路中一定存在着反馈回路

C.同步时序电路由组合逻辑和存储单元构成

D.同步时序电路存在亚稳态的问题

点击查看答案
第8题
触发器是一种时序电路,它是构成时序逻辑电路的基本电路。()

触发器是一种时序电路,它是构成时序逻辑电路的基本电路。( )

点击查看答案
第9题
分析图5.3.5所示同步时序逻辑电路,试列出电路的状态表,画出状态图和在CP时钟脉冲信号作用下L的波
形图,并确定电路逻辑功能。(设各触发器初态均为0)

分析图5.3.5所示同步时序逻辑电路,试列出电路的状态表,画出状态图和在CP时钟脉冲信号作用下L的波

点击查看答案
第10题
硬布线控制器是一种()。A.用微程序技术设计的控制器B.由门电路和触发器构成的复杂树形网络所

硬布线控制器是一种()。

A.用微程序技术设计的控制器

B.由门电路和触发器构成的复杂树形网络所形成的逻辑电路

C.用存储逻辑技术设计的控制器

D.用微程序技术和存储逻辑技术设计的控制器

点击查看答案
退出 登录/注册
发送账号至手机
密码将被重置
获取验证码
发送
温馨提示
该问题答案仅针对搜题卡用户开放,请点击购买搜题卡。
马上购买搜题卡
我已购买搜题卡, 登录账号 继续查看答案
重置密码
确认修改