首页 > 大学本科> 工学

题目内容（请给出正确答案）

[主观题]

试用1位全加器及适当的门电路构成1位加、减运算电路。当控制信号X=0时，电路实现加法运算；X=1时，实现减法运算。

查看答案

如果结果不匹配，请联系老师获取答案

您可能会需要：

重置密码查看订单联系客服

安装优题宝APP，拍照搜题省时又省心！

更多“试用1位全加器及适当的门电路构成1位加、减运算电路。当控制信…”相关的问题

第1题

试用全加器和半加器构成一个1位8421码加法器。该加法器具有从低位来的进位输入CI和向高位的进位输出CO。

点击查看答案

第2题

试用全加器和半加器构成一个1位8421码加法器。该加法器具有从低位来的进位输入CJ和向高位的进位输

出CO。

点击查看答案

第3题

试用8选1数据选择器74HC151，实现1位二进制全加器。

点击查看答案

第4题

可以完成两个1位二进制数相加，不考虑低位进位的是（)

A.半加器

B.全加器

C.多位加法器

D.计数器

E.以上均不对

点击查看答案

第5题

下列说法正确的是()。

A.半加器是全加器的基础

B.由四个1位全加器可以实现两个4位二进制数的加法运算

C.逻辑加法1+1=10

D.二进制数的加法1+1=10

点击查看答案

第6题

试用3线-8线译码器和门电路设计1位二进制全减器电路。其中，输入为被减数（Ai）、减数（Bi）和来自低位的借位（Ci-1）；输出为两数之差（Si）和向高位的借位信号（Ci）。则正确的电路设计是：

A. 试用3线-8线译码器和门电路设计1位二进制全减器电路。其中，输入为被减数（Ai）、减数（Bi）和来自

B. 试用3线-8线译码器和门电路设计1位二进制全减器电路。其中，输入为被减数（Ai）、减数（Bi）和来自

C. 试用3线-8线译码器和门电路设计1位二进制全减器电路。其中，输入为被减数（Ai）、减数（Bi）和来自

D. 试用3线-8线译码器和门电路设计1位二进制全减器电路。其中，输入为被减数（Ai）、减数（Bi）和来自

点击查看答案

第7题

试用4位比较器74HC85和4位全加器74HC283及必要的门电路将5421码转换为8421码。

点击查看答案

第8题

用PAL器件设计1位全加器。

点击查看答案

第9题

试用74283辅以适当门电路构成4×4乘法器A×B，其中A=a3a2a1a0，B=b3b2b1b0。

试用74283辅以适当门电路构成4×4乘法器A×B，其中A=a₃a₂a₁a₀，B=b₃b₂b₁b₀。

点击查看答案

第10题

设计1 用8选1数据选择器74HC151设计一个1位二进制全加器。要求：（1）列出真值表；（2）写出逻辑表达式；（3）画出设计逻辑图。

点击查看答案

湖南中本聪区块链科技有限公司版权所有 ©2024

湘ICP备20004669号-2 营业执照

违法和不良信息举报电话：400-118-7898

举报/反馈/投诉邮箱：deng＃ujigu.com（请将＃替换成@）