假定在CPU和主存之间有一个同步总线相连，其时钟周期为50 ns，单独设有32位地址线和32位数据线。主

存读传输时，首先要花1个时钟周期发送地址和读命令，最终从总线取数要花一个时钟周期，存储器的取数时间为220 ns；主存写操作时，先花一个时钟周期送地址、数据和写命令，在随后的两个时钟周期内写人数据。要求分别求出该存储器进行连续读和写操作时的总线带宽。