首页 > 大学专科> 制造
题目内容 (请给出正确答案)
[主观题]

图4-28(a)、(b)为两种锁存器的原理图,设输入信号如图4-28(c)所示,且各门电路均有延迟tpd,试画出这

图4-28(a)、(b)为两种锁存器的原理图,设输入信号如图4-28(c)所示,且各门电路均有延迟tpd,试画出这两种电路的有关各点a、b、c以及输出端M的波形,说明图4-28(b)所示电路的缺点。设M的初态为0。

图4-28(a)、(b)为两种锁存器的原理图,设输入信号如图4-28(c)所示,且各门电路均有延迟t

查看答案
答案
收藏
如果结果不匹配,请 联系老师 获取答案
您可能会需要:
您的账号:,可能还需要:
您的账号:
发送账号密码至手机
发送
安装优题宝APP,拍照搜题省时又省心!
更多“图4-28(a)、(b)为两种锁存器的原理图,设输入信号如图…”相关的问题
第1题
试用1片八D锁存器74HC373设计一个能锁存两组BCD码信号的锁存电路。假定三态输出使能端,锁存器原

试用1片八D锁存器74HC373设计一个能锁存两组BCD码信号的锁存电路。假定三态输出使能端试用1片八D锁存器74HC373设计一个能锁存两组BCD码信号的锁存电路。假定三态输出使能端,锁存器,锁存器原输出为试用1片八D锁存器74HC373设计一个能锁存两组BCD码信号的锁存电路。假定三态输出使能端,锁存器,输入为试用1片八D锁存器74HC373设计一个能锁存两组BCD码信号的锁存电路。假定三态输出使能端,锁存器,画出锁存器锁存新数据前、后使能端LE应输入的波形和相应Q0的波形。

点击查看答案
第2题

用图说明如何把SR锁存器连接成D锁存器,并且给出所画D锁存器的真值表。用图说明如何把SR锁存器连接成D锁存器,并且给出所画D锁存器的真值表。

点击查看答案
第3题
试用1片八D锁存器74HC373设计一个能锁存2位BCD码信号的锁存电路。假定三态输出使能端,锁存器原输出Q7Q6Q5Q4=

试用1片八D锁存器74HC373设计一个能锁存2位BCD码信号的锁存电路。假定三态输出使能端,锁存器

点击查看答案
第4题
51的并行I/O口信息有()和()两种读取方法,读一改一写操作是针对并行I/O口内的锁存器进行的。
51的并行I/O口信息有()和()两种读取方法,读一改一写操作是针对并行I/O口内的锁存器进行的。

点击查看答案
第5题
欲使与非门构成的基本SR锁存器保持原态不变,则输入信号应为()。A.S=R=0B.S=R=1C.S=1,R=0D.S=0

欲使与非门构成的基本SR锁存器保持原态不变,则输入信号应为()。

A.S=R=0

B.S=R=1

C.S=1,R=0

D.S=0,R=I

点击查看答案
第6题
关于锁存器(latch)和触发器(flip-flop)的描述错误的是()。

A.电平敏感的存储器件称为锁存器

B.锁存器可分为高电平锁存器和低电平锁存器

C.触发器是有交叉耦合的门构成的双稳态的存储原件

D.锁存器为边缘敏感

点击查看答案
第7题
既可进行数字信号传输又可进行模拟信号传输的器件为______。

A.TTL三态门

B.锁存器

C.触发器

D.CMOS传输门

点击查看答案
第8题
由或非门构成的基本SR锁存器,当R=S=0时,触发器的状态为不定。()
点击查看答案
第9题
ALE是地址锁存允许输出端,不访问外部锁存器时,ALE端仍在正脉冲信号输出,此频率为时钟振荡频率的1/12()
点击查看答案
第10题
逻辑门控D锁存器及其输入端D、E的电压波形分别如图4.3.1(a)、(b)所示,分析该电路的逻辑功能,并对应

逻辑门控D锁存器及其输入端D、E的电压波形分别如图4.3.1(a)、(b)所示,分析该电路的逻辑功能,并对应输入电压波形画出输出端Q和

逻辑门控D锁存器及其输入端D、E的电压波形分别如图4.3.1(a)、(b)所示,分析该电路的逻辑功能的电压波形,设电路的初始状态为0。

逻辑门控D锁存器及其输入端D、E的电压波形分别如图4.3.1(a)、(b)所示,分析该电路的逻辑功能

点击查看答案
退出 登录/注册
发送账号至手机
密码将被重置
获取验证码
发送
温馨提示
该问题答案仅针对搜题卡用户开放,请点击购买搜题卡。
马上购买搜题卡
我已购买搜题卡, 登录账号 继续查看答案
重置密码
确认修改