如果结果不匹配，请 
更多“当非门的输入为低电平时，其输出是()电平。”相关的问题
第2题
由与、或、非门组成的逻辑电路及输入信号如图2．3．2所示。 （1)当不考虑门的传输延迟时间时，求L
由与、或、非门组成的逻辑电路及输入信号如图2．3．2所示。 (1)当不考虑门的传输延迟时间时，求L端的输出电平。 (2)如果每个门的平均传输延迟时间均为8 ns，试画出L端的输出波形。
1.jpg)
第3题
异步串行输入/输出接口电路在接收时，如果选择接收时钟为波特率的16倍，一旦串行接收线上出现起始位的电平，即由高电平变为低电平，需要再次对串行接收线进行检测。其检测的时机是______。
A.经过1个时钟周期
B.经过8个时钟周期
C.经过16个时钟周期
D.经过4个时钟周期
第4题
异步串行输入/输出接口电路在接收时，如果选择接收时钟为波特率的16倍，一旦串行接收线上出现起始位的电平，即由高电平变为低电平，需要再次对串行接收线进行检测。其检测的时机是______。
A.经过1个时钟周期
B.经过8个时钟周期
C.经过16个时钟周期
D.经过4个时钟周期
第5题
TTL与非门的输入端全部同时悬空时，输出为（)。A.零电平B.低电平C.高电平D.可能是低电平，也可能是
TTL与非门的输入端全部同时悬空时，输出为()。
A.零电平
B.低电平
C.高电平
D.可能是低电平，也可能是高电平
第6题
图2．4．4所示为OD门构成的电路。 （1)写出输出端的逻辑表达式； （2)当A、B都为高电平或者都
图2．4．4所示为OD门构成的电路。 (1)写出输出端的逻辑表达式； (2)当A、B都为高电平或者都为低电平时，输出何种电平？ (3)当A、B有一个为高电平，另一个为低电平时，输出何种电平？
第8题
某TTL非门的低电平输入电流为-1.0mA，高电平输入电流为10uA，最大低电平灌电流为8mA，最大高电平拉电流为400uA，则其扇出系数为()。
某TTL非门的低电平输入电流为-1.0mA，高电平输入电流为10uA，最大低电平灌电流为8mA，最大高电平拉电流为400uA，则其扇出系数为（)。
点击查看答案
第11题
三态缓冲门可组成运算器的数据总线，其输出电平有________、________、________三种状态，它是靠____
____输入端上的高低电平来控制的，当该输入端________时，输出阻抗呈现________。
点击查看答案
