题目内容
（请给出正确答案）
完成下列各小题解答。
以最节省的硬件成本方案实现，填入下列元件需要的位数。 ALU=________位，MCANDR=________位，PR=________位，CR=________位。
如果结果不匹配，请 联系老师 获取答案
更多“要求设计一个32位的BoothS一位补码乘法器。设被乘数寄存…”相关的问题
假设机器数字长为32位(不包括符号位)，若一次加法需1μs，一次移位需1μs，则完成原码一位乘，原码两位乘，补码一位乘，补码加减交替法(不考虑上商时间)各需________、________、________、________时间。
设机器数字长为n位(不包括符号位)，画出补码一位乘的运算器框图(图中必须反映补码一位乘算法)，要求： (1)寄存器和全加器均用方框表示； (2)指出每个寄存器的位数及寄存器中操作数的名称； (3)详细画出第5位全加器的输入逻辑电路； (4)描述补码一位乘法过程中的重复加和移位操作。
画出实现n位小数(不包括符号位在内)的补码一位乘运算器框图。要求： (1)指出寄存器和全加器位数； (2)详细画出最低位全加器的输入电路； (3)描述重复加和移位的操作； (4)指出加和移位次数。
用3线—8线译码器设计一个既能做一位二进制数的令加运算，又能做一位二进制数的伞减运算的电路。
要求：(1)根据题意要求，写真值表。
(2)写出电路输出函数的最简与或表达式。
(3)画出用3线—8线译码器74LS138芯片实现的电路。
16位补码0X8FA0扩展为32位应该是（）。
A．0X00008FA0
B．0XFFFF8FA0
C．0XFFFFFFA0
D．0X80008FA0
设某机主存容量为16 MB，Cache的容量为16 KB。每字块有8个字，每个字32位。设计一个四路组相l联映像(即Cache每组内共有4个字块)的Cache组织，要求： (1)画出主存地址字段中各段的位数。 (2)设Cache初态为空，CPU依次从主存第0、1、2、…、99号单元读出100个字(主存一次读出一个字)，并重复此次序读8次，问命中率是多少？ (3)若Cache的速度是主存速度的6倍，试问有Cache和无Cache相比，速度提高多少倍？
设浮点数阶码：勾8位(含1位阶符)，尾数为24位(含1位数符)，则在32位二进制补码浮点规格化数对应的十进制真值范围内：最大正数为________，最小正数为________，最大负数为________，最小负数为________。
32位长的浮点数，其中阶码8位(含1位阶符)，用移码表示，尾数24位(含1位数符)，用补码规格化表示，则它所能表示的最大正数阶码为________，尾数为________；而绝对值最小的负数的阶码为________，尾数为________。
