首页 > 大学专科> 制造
题目内容 (请给出正确答案)
[主观题]

若用74LS138译码片选4片2K×8存储器芯片,P2.3、P2.4、P2.5接A,B,C,G1接Vcc,P2.6接,接地,试画出其连接电路,指出

若用74LS138译码片选4片2K×8存储器芯片,P2.3、P2.4、P2.5接A,B,C,G1接Vcc,P2.6接若用74LS138译码片选4片2K×8存储器芯片,P2.3、P2.4、P2.5接A,B,C,G1接V接地,试画出其连接电路,指出4片存储芯片的地址范围(无关位为1)。

查看答案
答案
收藏
如果结果不匹配,请 联系老师 获取答案
您可能会需要:
您的账号:,可能还需要:
您的账号:
发送账号密码至手机
发送
安装优题宝APP,拍照搜题省时又省心!
更多“若用74LS138译码片选4片2K×8存储器芯片,P2.3、…”相关的问题
第1题
若用74138译码片选4片2K×8存储器芯片,、、、分别接存储芯片Ⅰ、Ⅱ、Ⅲ、Ⅳ的CE端;P2.3、P2.4、P2.5接A,B,C;G1接Vcc,P2.6

若用74138译码片选4片2K×8存储器芯片,若用74138译码片选4片2K×8存储器芯片,、、、分别接存储芯片Ⅰ、Ⅱ、Ⅲ、Ⅳ的CE端;P2.3、若用74138译码片选4片2K×8存储器芯片,、、、分别接存储芯片Ⅰ、Ⅱ、Ⅲ、Ⅳ的CE端;P2.3、若用74138译码片选4片2K×8存储器芯片,、、、分别接存储芯片Ⅰ、Ⅱ、Ⅲ、Ⅳ的CE端;P2.3、若用74138译码片选4片2K×8存储器芯片,、、、分别接存储芯片Ⅰ、Ⅱ、Ⅲ、Ⅳ的CE端;P2.3、分别接存储芯片Ⅰ、Ⅱ、Ⅲ、Ⅳ的CE端;P2.3、P2.4、P2.5接A,B,C;G1接Vcc,P2.6接若用74138译码片选4片2K×8存储器芯片,、、、分别接存储芯片Ⅰ、Ⅱ、Ⅲ、Ⅳ的CE端;P2.3、、P2.7接若用74138译码片选4片2K×8存储器芯片,、、、分别接存储芯片Ⅰ、Ⅱ、Ⅲ、Ⅳ的CE端;P2.3、;试画出其连接电路,指出4片存储芯片的地址范围。

点击查看答案
第2题
已知并行扩展4片2K×8存储器芯片,试用线选法P2.3、P2.4、P2.5、P2.6对其片选,并画出连接电路。P2.7为1时,分别指

出4片存储器芯片的地址范围。

点击查看答案
第3题
采用部分译码片选法,若2条高位地址线不参与片选译码,则将有()个存储空间发生重叠。

A.1

B.2

C.4

D.8

点击查看答案
第4题
在以8088CPU构成的系统中,设计一容量为8Kx8b的RAM,起始地址空间(无地址重叠)为8000H,提供的芯
在以8088CPU构成的系统中,设计一容量为8Kx8b的RAM,起始地址空间(无地址重叠)为8000H,提供的芯

片为:74LS138、SRAM6264,请完成下列两个任务:

(1)简要说明设计工作原理。

(2)补全下图中全译码片选法的电路,可适当添加所需电路或芯片。

在以8088CPU构成的系统中,设计一容量为8Kx8b的RAM,起始地址空间(无地址重叠)为8000

点击查看答案
第5题
某个微机系统中有8块接口芯片,每个芯片占有8个端口地址,若起始地址为300H,8块芯片的地址连续分布。用74LS138做译码器,试画出端口译码电路,并说明每块芯片的地址范围。

点击查看答案
第6题
试用4片1024×4位的RAM和3线-8线译码器74LS138组成4096×4位的RAM。

试用4片1024×4位的RAM和3线-8线译码器74LS138组成4096×4位的RAM。

点击查看答案
第7题
设某微机的寻址范围为64K,接有8片8K的存储芯片,存储芯片的片选信号为CS,要求: (1)画出选片

设某微机的寻址范围为64K,接有8片8K的存储芯片,存储芯片的片选信号为CS,要求: (1)画出选片译码逻辑电路(可选用74138译码器)。 (2)写出每片RAM的地址范围。 (3)如果运行时发现只有以0000H为起始地址的一片存储芯片不能读/写,分析故障原因,如何解决? (4)如果发现只能对第1~4片RAM进行读/写,试分析故障原因。

点击查看答案
第8题
设CPU共有16根地址线,8根数据线,并用MREQ作访存控制信号(低电平有效),用WR作读写控制信号(高
设CPU共有16根地址线,8根数据线,并用MREQ作访存控制信号(低电平有效),用WR作读写控制信号(高

电平为读,低电平为写)。现有下列存储芯片:1K×4位RAM,4K×8位RAM,2K×8位ROM,以及74138译码器和各种门电路,如图所示。画出CPU与存储器连接图,要求:1.主存地址空间分配:8000H~87FFH为系统程序区;8800H~8BFFH为用户程序区。

2.合理选用上述存储芯片,说明各选几片?

3.详细画出存储芯片的片选逻辑。

点击查看答案
第9题
如图所示,若低位地址(A0~A11)接在内存芯片地址引脚上,高位地址(A12~A19)进行片选译码(其中,A14和

如图所示,若低位地址(A0~A11)接在内存芯片地址引脚上,高位地址(A12~A19)进行片选译码(其中,A14和A16没有参加译码),且片选信号低电平有效,则对图所示的译码电路,不属于此译码空间的地址是()。 [*]

A.AB000H~ABFFFH

B.BB000H~BBFFFH

C.EF000H~EFFFFH

D.FE000H~FEFFFH

点击查看答案
第10题
设计存储器。 地址总线A15~A0(低),存储器地址空间为3000H~67FFH,按字节编址。其中,3000H~4FFF

设计存储器。 地址总线A15~A0(低),存储器地址空间为3000H~67FFH,按字节编址。其中,3000H~4FFFH为ROM区,选用EPROM芯片(4K×2位/片);5000H~67FFH为RAM区,选用DRAM芯片(2K×4位/片)。 (1)据存储器容量,EPROM芯片和DRAM芯片各需多少片?分别选择一个正确答案。 (a)EPROM芯片 (b)DRAM芯片 ①4片②6片③8片④12片 (2)EPROM芯片和DRAM芯片各连入哪几根地址线?分别选择一个正确答案。 (a)EPROM芯片 (b)DRAM芯片 ①A10~A0②A12~A0③A11~A0④A9~A0 (3)分别写出5个片选信号CS0、CS1、CS2、CS3、CS4的逻辑式。

点击查看答案
退出 登录/注册
发送账号至手机
密码将被重置
获取验证码
发送
温馨提示
该问题答案仅针对搜题卡用户开放,请点击购买搜题卡。
马上购买搜题卡
我已购买搜题卡, 登录账号 继续查看答案
重置密码
确认修改