题目内容
(请给出正确答案)
[主观题]
画出图P5.8(a)中脉冲触发JK触发器输出端Q和Q'的电压波形。时钟脉冲CLK和输入J、K的电压波形如
画出图P5.8(a)中脉冲触发JK触发器输出端Q和Q'的电压波形。时钟脉冲CLK和输入J、K的电压波形如
图P5.8(b)所示。设触发器的初始状态为Q=0。
查看答案
如果结果不匹配,请 联系老师 获取答案
图P5.8(b)所示。设触发器的初始状态为Q=0。
图21-63为一时序逻辑电路,试列出Q2,Q1,Q0的状态真值表,并根据图示CP脉冲波形画出Q2,Q1,Q0的波形图(设各触发器Q端初始为0)。
图题4.10是利用上升沿JK触发器CD4027构成,已知CP、R、J、K的电压波形如图所示,试画出输出端Q和端的电压波形。
试用J-K触发器(负跳变触发)和尽可能少的与非门,构成一个脉冲分配器(画出逻辑图)。此分配器的四个输出P1、P2、P3和P4的波形如图所示。