如果结果不匹配，请 
更多“简述VHDL语言中变量和信号的不同之处。”相关的问题
第1题
在VHDL语言中，下列对进程（PROCESS)语句的语句结构及语法规则的描述中，正确的是哪几个选项（)。
A.进程由说明部分、结构体部分、和敏感信号三部分组成
B.敏感信号参数表中，不一定要列出进程中使用的所有输入信号
C.PROCESS为一无限循环语句;敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动
D.当前进程中声明的变量不可用于其他进程
第2题
在VHDL语言中，下列对进程（PROCES)语句的语句结构及语法规则的描述中，不正确的是:（)。
A.PROCESS 为一无限循环语句
B.敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动
C.当前进程中声明的变量不可用于其他进程
D.进程由说明语句部分、并行语句部分和敏感信号参数表三部分组成
第5题
在VHDL语言中，下列对时钟边沿检测描述中，错误的是（)。
A.if c1k' event and c1k = '1' then
B.if fal1ing-edge (c1k) then
C.if c1k' event and c1k = '0' then
D.if c1k' stable and not c1k = '1' then
第7题
在Verilog语言中对Always语句描述错误的是？（)
A.@后敏感信号或表达式发生变化，语句就顺序执行一次
B.wire类型变量可以在这个语句中被赋值
C.reg类型变量可以在这个语句中被赋值
D.总是循环重复执行
