首页 > 大学本科

题目内容（请给出正确答案）

[主观题]

已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M×8位的DRAM芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问：（1）每个内存条内共有多少DRAM芯片？（2）主存共需多少DRAM芯片？

暂无答案

如果结果不匹配，请联系老师获取答案

您可能会需要：

重置密码查看订单联系客服

安装优题宝APP，拍照搜题省时又省心！

更多“已知某64位机主存采用半导体存储器，其地址码为26位，若使用…”相关的问题

第1题

已知某8位机的主存采用半导体存储器，其地址码为18位，采用4K×4位的静态RAM芯片组成该机所允许的最

大主存空间，并选用模块板形式，问： (1)若每个模块板为32K×8位，共需几个模块板？ (2)每个模块板内共有多少片RAM芯片？ (3)主存共需要多少RAM芯片？CPU如何选择各模块板？如何选择具体芯片(说明选用的器件及地址码的分配)？

点击查看答案

第2题

某机指令字长32位，共有64种操作，若CPU内有16个32位的通用寄存器，采用寄存器一存储器型指令，能直

接寻址的最大主存空间是________，如果采用通用寄存器作为基址寄存器，则寄存器一存储器型指令能寻址的最大主存空间是________。

点击查看答案

第3题

Cache是( )存储器，是为了解决CPU和( )之间速度上不匹配而采用的一项重要硬件技术。

A.半导体材料做的内存；内存

B.高速缓冲；主存

C.内部；辅助存储器

D.外部；硬盘

点击查看答案

第4题

已知某机采用微程序控制方式，其控制存储器容量为5 12×48位。微程序可在整个控制存储器中实现转移，

可控制微程序转移的条件共4个，微指令采用水平型格式，后继微指令地址采用断定方式，如下所示：

则微指令中3个字段分别应为多少位？

点击查看答案

第5题

设某机共能完成120种操作，CPU有8个通用寄存器（12位)，主存容量为16K字，采用寄存器—存储器型指令。

设某机共能完成120种操作，CPU有8个通用寄存器(12位)，主存容量为16K字，采用寄存器—存储器型指令。 (1)欲使指令可直接访问主存的任一地址，指令字长应取多少位？ (2)若在上述设计的指令字中设置一寻址特征位X，且X=0表示某个寄存器作基址寄存器，画出指令格式。试问采用基址寻址可否访问主存的任一单元？为什么？如不能，提出一种方案，使指令可访问主存的任一位置。 (3)若指令字长等于存储字长，且主存容量扩大到64K字，在不改变硬件结构的前提下，可采用什么方法使指令可访问存储器的任一位置？

点击查看答案

第6题

某计算机的主存采用体宽为8B的8体交叉存储器，数据总线的宽度为64位，读一个主存块的步骤：（1

某计算机的主存采用体宽为8B的8体交叉存储器，数据总线的宽度为64位，读一个主存块的步骤： (1)发送首地址到主存(一个总线时钟周期)； (2)主存控制器接受到地址后，启动第一个模块准备数据，并每隔一个总线时钟启动下一个模块准备数据。每个存储模块花4个总线时钟准备好64位数据，总线上传输一个64位数据花一个总线时钟。请问：该计算机的Cache缺失损失(从主存中读一个主存块到Cache的时间)至少为多少总线时钟周期？

点击查看答案

第7题

某机字长32位，CPU内有32个32位的通用寄存器，设计一种能容纳64种操作的指令系统，设指令字长等于机

器字长。 (1)如果主存可直接或间接寻址，采用寄存器—存储器型指令，能直接寻址的最大存储空间是多少？画出指令格式。 (2)如果采用通用寄存器作为基址寄存器，则上述寄存器—存储器型指令的指令格式有何特点？画出指令格式并指出这类指令可访问多大的存储空间？

点击查看答案

第8题

已知某计算机采用微程序控制方式，其控制存储器的容量为512×48b。微程序可在整个控制存储器中实现转移，可控制

微程序转移的条件共4个，微指令采用水平型格式，后继微指令地址采用断定方式，如下所示。

点击查看答案

第9题

某机共有55个微操作控制信号，构成5个相斥类的微命令组，各组分别包含4、7、8、12和24个微命令。已知可

判定的外部条件有CY和ZF两个，微指令字长30位。 (1)给出采用断定方式的水平型微指令格式。 (2)指出控制存储器的容量。

点击查看答案

第10题

已知某系统页面长为4KB，页表项4B，采用多层分页策略映射64位虚拟地址空间。若限定最高层页表占1页，

问它可以采用几层分页策略。

点击查看答案

第11题

某计算机的主存地址空间中，从地址0000H～3FFFH为ROM存储区域，从地址 4000H～7FFFH为RAM的存储

某计算机的主存地址空间中，从地址0000H～3FFFH为ROM存储区域，从地址

4000H～7FFFH为RAM的存储区域。RAM的控制信号为CS和WE，CPU的地址线为A15～A0，数据线为8位的D7～D0线，控制信号有读写控制R／W和访存请求MREQ，要求： (1)画出地址译码方案。 (2)如果ROM和RAM存储器芯片都采用8 K×1位的芯片，试画出存储器与CPU的连接图。 (3)如果ROM存储器芯片采用8K×8位的芯片，RAM存储器芯片采用4K×8位的芯片，试画出存储器与CPU的连接图。 (4)如果ROM存储器芯片采用16K×8位的芯片，RAM存储器芯片采用8K×8位的芯片，试画出存储器与CPU的连接图。