如果结果不匹配，请 
更多“嵌入式系统由()几部分组成。”相关的问题
A.输入设备、输出设备、存储器、控制器
B.输入设备、输出设备、CPU、内存、外存
C.输入设备、输出设备、外存
D.输入设备、输出设备、内存
【题目描述】
试题一 （共15 分）
阅读以下关于某嵌入式系统设计方案的叙述，回答问题 1 至问题3，将答案填入答题纸的对应栏内。
【说明 】
通常计算机按其体系结构分为冯·诺依曼（Von neumann）结构和哈佛（Harvard）结构。冯·诺伊曼结构，也称普林斯顿结构，是一种将程序指令存储器和数据存储器合并在一起的存储器结构。哈佛结构是一种将程序指令存储和数据存储分开的存储器结构。复杂系统的不同处理器可采用不同类型体系结构。
某嵌入式系统由数据处理模块、信号处理模块和光纤网络交换模块组成，如图 1-1所示。其中数据处理模块的主处理器选用 PPC7447，内部集成了二级 CACHE，并有SDAM存储器、FLASH、NvRAM、实时时钟、FC(Fabric Channel)通信接口、以太网接口和 RS232 接口；信号处理模块采用 DSP TMS320C6000，并有 FC 通信接口、RS232
接口，用于SPM与外部数据通信；光纤网络交换模块提供FC 协议交换能力，主要由控制单元和交换单元两部分组成。
本嵌入式系统的数据处理模块主要接收外部命令、控制系统运行、与系统其它模块通讯；信号处理模块主要进行图形图像处理，需要较大的运算量和较高的运算速度。
【 问题1】（6 分）
回答下列问题，将答案填写在答题纸对应的栏目中。
本嵌入式系统的数据处理模块采用 （1） 体系结构，信号处理模块采用 （2） 体系结构。
在设计中断时，中断触发方式一般分为沿中断和电平中断。沿中断利用 （3） 或 （4） 作为中断触发信号, 电平中断利用 （5） 或 （6） 作为中断触发信号。
【 问题2 】（5 分）
在设计数据处理模块 DPM 时，假设某桥芯片内部集成一路递增定时器，定时器位宽为32位，最高位为控制使能位，输入时钟为25MHz。请回答下面三个问题，将答案填写在答题纸对应的栏目中（给出表达式即可）。
（1）该定时器最长定时时间是多少（单位ns）？
（2）设置10ms定时时间，则定时器的初值为多少？
（3）若改为一路递减定时器，设置10ms定时时间，则定时器的初值为多少？
【 问题 3】（4分）
嵌入式系统底层FC通讯驱动对大数据采用DMA数据传输。图1-2是未完成的DMA数据传输工作流程图，请从下面①～⑧中选择正确的答案，完成该图，将答案填写在答题纸的对应栏中。
备选答案：
① 字计数器计数
②DMA 发送中断
③DMA 响应
④ DMA 接收4个字节
⑤ 发送内存地址
⑥ 再次修改内存地址
⑦ 传送结束
⑧ 继续传送
【我提交的答案】：
【参考答案分析】：
试题一（共15分）
【问题1】（6分，每空1分）
（1） 冯.诺依曼 或Von neumann
（2） 哈佛 或Harvard
（3）～（4）：答案次序无关。答案为：上升沿、下降沿
（5）～（6）：答案次序无关。答案为：高电平、低电平
【问题2】（5分）
（1）40*231或85899345920 （1分）
（2）10*106/40或250000 （2分）
（3）231-10*106/40或2147233648 （2分）
【问题3】（4分，每空1分）
（1）DMA响应，或③
（2）发送内存地址，或⑤
（3）字计数器计数，或①
（4）传送结束，或⑦
【我的疑问】（如下，请求专家帮助解答）
问题2中的第二小题和第三小题是不是反了？
第2小题中，定时器是递增的，要定时10ms，那它设置的初值和定时溢出值（0x7FFFFFFF）应该相差10*25*1000的值，从这个初值开始定时一直往上加，知道溢出位置，那不是应该是2^31-250000。
而第3小题，定时器是递减的，那是从初值开始一直往下减，直到减到0为止，所以应该是250000。
这是我的观点，请大家指教。
