求图(a)所示各触发器输出端Q的表达式,并根据图(b)所示CP,A,B,C的波形画出Q1~Q4的波形。设各触发器的初态为0。
求图(a)所示各触发器输出端Q的表达式,并根据图(b)所示CP,A,B,C的波形画出Q1~Q4的波形。设各触发器的初态为0。
求图(a)所示各触发器输出端Q的表达式,并根据图(b)所示CP,A,B,C的波形画出Q1~Q4的波形。设各触发器的初态为0。
基本RS触发器设计
实验要求
用原理图输入设计法或Verilog HDL文本输入设计法设计基本RS触发器电路,建立基本RS触发器的实验模式。通过电路仿真和硬件验证,进一步了解基本RS触发器的功能和特性。
设计原理
基本RS触发器可以由两个与非门或者两个或非门构成。由两个与非门构成的基本RS触发器的原理图如图所示,其中RDN是异步置0输入端,低电平有效;SDN是异步置1输入端,低电平有效;Q是触发器的输出端,QN是反相输出端。由图所示的电路可知,基本RS触发器的输出表达式为
(2.2.1)
试画出图(a)所示TTL主从D触发器,在图(b)所示输入波形作用下,输出端Q的波形。设触发器初态为0。
在图所示的边沿T触发器中,加入图示的T和CP输入波形,画出触发器Q和输出端的波形。假设触发器的初始状态为0。
试画出图4.4.16(a)所示TTL主从D触发器,在图(b)所示CP和D信号作用下,输出端Q的波形。设触发器初态为0。
在图所示的同步D触发器中,加入图示的D和CP波形,画出触发器Q和输出端的波形。假设触发器的初始状态为0。
在图所示的由与非门组成的基本RS触发器中,加入图示的S和R波形,画出触发器Q和输出端的波形。假设触发器的初始状态为0。
D触发器组成的电路如图1.14(a)所示,设触发器的初始状态为“0”。时钟CP的波形如图1.14(b)所示,则输出Q端的波形为图1.14(b)中的( )。
图P5.6(b)所示。设触发器的初始状态为Q=0。
图P5.8(b)所示。设触发器的初始状态为Q=0。
试画出图5.25.1所示电路输出端Q2的电压波形。输入信号A和CLK的电压波形与上题相同。假定触发器为主从结构,初始状态均为Q=0。