题目内容
（请给出正确答案）
[主观题]
逻辑电路如图4.2.47所示，各触发器初始状态为“0”。已知CP、A、B的波形，试画出Q0、Q1和F的波形。
逻辑电路如图4.2.47所示，各触发器初始状态为“0”。已知CP、A、B的波形，试画出Q0、Q1和F的波形。
查看答案
如果结果不匹配，请 联系老师 获取答案
题目内容
（请给出正确答案）
如果结果不匹配，请 联系老师 获取答案
题目内容
（请给出正确答案）
逻辑电路如图4.2.47所示，各触发器初始状态为“0”。已知CP、A、B的波形，试画出Q0、Q1和F的波形。
如果结果不匹配，请 联系老师 获取答案
更多“逻辑电路如图4.2.47所示，各触发器初始状态为“0”。已知…”相关的问题
电路如图4.4.12(a)所示，设触发器初态为0，试画出在CP信号连续作用下各触发器输出端的电压波形。
逻辑电路如图4.1.5所示，它具有( )。
A．D触发器功能 B．T触发器功能 C．T'触发器功能
分析由JK触发器组成如图4.2.69所示的时序逻辑电路。分析电路的逻辑功能，画出Q1、Q2输出波形。设初始状态是11。
由D触发器和逻辑门构成的时序逻辑电路如图21-65所示，X，Y为输入端，CP为控制脉冲输入端，Q为输出端，
(1)写出D的逻辑式。
(2)当输入端子保持在X=Y=0时，在图中画出输出端Q的波形图。
74LS175型四上升沿D触发器和74LS112型双下降沿JK触发器的接线图如图 21.40(a)所示，它们的外引线排列分别见教材图21.6.4(b)和教材图21.11(b)。(1)试按图画出逻辑电路；(2)设CP，
，D1的波形如图21.40(b)所示，试画出两触发器输出端Q的波形。两触发器的初始状态均为0。
1.jpg)
1.jpg)
1.jpg)
