首页 > 大学本科> 教育学
题目内容 (请给出正确答案)
[判断题]

在进行FIFO读数据时,需要在时钟上升沿使能RD_EN,并在RD_EN使能后的第一个时钟下降沿采集读出的数据。()

查看答案
答案
收藏
如果结果不匹配,请 联系老师 获取答案
您可能会需要:
您的账号:,可能还需要:
您的账号:
发送账号密码至手机
发送
安装优题宝APP,拍照搜题省时又省心!
更多“在进行FIFO读数据时,需要在时钟上升沿使能RD_EN,并在…”相关的问题
第1题
异步通信中,发送器在发送时钟的下降沿将数据串行移位输出,接收器在接收时钟的上升沿对数据采样。()
点击查看答案
第2题
同步FIFO只有一个公共时钟,而异步FIFO具有读和写两个时钟。()
点击查看答案
第3题
假定在CPU和主存之间有一个同步总线相连,其时钟周期为50 ns,单独设有32位地址线和32位数据线。主
存读传输时,首先要花1个时钟周期发送地址和读命令,最终从总线取数要花一个时钟周期,存储器的取数时间为220 ns;主存写操作时,先花一个时钟周期送地址、数据和写命令,在随后的两个时钟周期内写人数据。要求分别求出该存储器进行连续读和写操作时的总线带宽。

点击查看答案
第4题
对于中规模集成计数器74LS161,以下哪些选项是正确的()。

A.时钟动作沿是上升沿

B.时钟动作沿是下降沿

C.预置数方式为同步数据置入

D.异步复位端为低电平有效

E.引脚9为并行输入控制端

点击查看答案
第5题
移位寄存器的写入指令SFWR和移位寄存器的读出指令SFRD用于FIFO堆栈的读、写,先写入的数据后读出。()
点击查看答案
第6题
假设磁盘采用DMA方式与主机交换信息,其传输速率为2 MB/s,而且DMA的预处理需1 000个时钟周期,DMA
完成传送后处理中断需500个时钟周期。如果平均传输的数据长度为4 KB,试问在硬盘工作时,50 MHz的处理器需用多少时间比率进行DMA辅助操作(预处理和后处理)。

点击查看答案
第7题
下面这段程序中,clk为时钟信号输入,set为复位信号,y1和y2驱动发光二极管,高电平点亮。set置0,待时钟上升沿,同步初始化;之后set置1,开始运行。则下列说法中正确的是:()。moduleLearn6_2(clk,set,y1,y2);inputclk,set;outputregy1,y2;rega1,a2;always@(posedgeclk)beginif(!set)begina1<=1;a2<=1;y1<=1;y2<=1;endelsebegina1=(~y1);y1=(~a1);a2<=(~y2);y2<=(~a2);endendendmodule

A.y1在时钟上升沿循环亮灭

B.y1保持常亮

C.y2在时钟上升沿循环亮灭

D.y2保持常亮

点击查看答案
第8题
当数据信号从1302传给MCU时,数据有效是在sclk的上升沿。()
点击查看答案
第9题
根据数据串行通信收发两端的时钟只需要在传送一个字节的时间内保持同步还是需要在传送一整块数据的时间内保持同步,可以分为“异步”和“同步”两种方式。下列业余无线电数字通信方式中属于异步方式的例子是:()

A.RTTY

B. QPSK31

C. PACKET

D. PACTOR-II

点击查看答案
第10题
驱动中规模集成计数器74LS161的时钟动作沿是()。

A.时钟上升沿

B.时钟下降沿

C.上升和下降沿都有效

D.上升沿和下降沿随机

点击查看答案
第11题
集成触发器74LS74芯片的触发方式为()。

A.时钟上升沿

B.时钟下降沿

C.上升和下降沿都有效

D.不受时钟控制

点击查看答案
退出 登录/注册
发送账号至手机
密码将被重置
获取验证码
发送
温馨提示
该问题答案仅针对搜题卡用户开放,请点击购买搜题卡。
马上购买搜题卡
我已购买搜题卡, 登录账号 继续查看答案
重置密码
确认修改