题目内容
(请给出正确答案)
[主观题]
如图题4.17所示电路中,FF1是JK触发器,FF2是D触发器,初始状态为0,试画出在CP作用下Q1、Q2的波形。
如图题4.17所示电路中,FF1是JK触发器,FF2是D触发器,初始状态为0,试画出在CP作用下Q1、Q2的波形。
查看答案
如果结果不匹配,请 联系老师 获取答案
如图题4.17所示电路中,FF1是JK触发器,FF2是D触发器,初始状态为0,试画出在CP作用下Q1、Q2的波形。
异步置零端R´D和输入端J、K的电压波形如图P5.14(b)所示。设触发器的初始状态均为Q=0。
存储器的地址空间分布图和存储器的地址译码电路分别如图4.17(a)和(b)所示,图(b)中的A、B两组跨接端子可按要求分别进行接线,如1~4中的任一端子可以和5~7中的任一端子跨接。74139是2线—4线译码器(译码输出低电平有效),使能端G接地表示译码器处于正常译码状态。试完成A组跨接端子与B组跨接端子内部的连接,以便使地址译码电路按图(a)的要求进行正确寻址。
分析由JK触发器组成如图4.2.69所示的时序逻辑电路。分析电路的逻辑功能,画出Q1、Q2输出波形。设初始状态是11。
如图10.54所示逻辑电路.开始工作时按一下复位开关进入初始状态,分析该电路.
(1)描述电路逻辑功能;
(2)简要描述电路中CT74161,JK触发器及门电路的作用;
(3)当连续输入33个CLK脉冲后,74LS161的状态编码Q3Q2Q1Q0=(2)B及触发器的状态编码QCQBQA=()B.
已知主从JK触发器输入端CP、J和K的电压波形如图题4.8所示,试画出输出端Q和端的电压波形。
已知主从JK触发器输入端CP、J和K的电压波形如图题4.7所示,试画出输出端Q和端的电压波形。设触发器的初态为Q=0。
如图题2.12所示的4个电路中,要实现相应表达式规定的逻辑功能,电路连接有什么错误?请改正之。
(1) 电路中所示均为TTL电路。
(2) 电路中所示均为CMOS电路。
c电路中的vi1=0.6V,vi2=0.8V,求各放大电路的输出电压v0和a,b图中各支路的电流。