题目内容
(请给出正确答案)
[主观题]
用D触发器(上升沿)和必要的与非门设计一个同步分频器且具有自启动功能,分频器输出端为Z,当控制
用D触发器(上升沿)和必要的与非门设计一个同步分频器且具有自启动功能,分频器输出端为Z,当控制
端M=0时为5分频输出;当控制端M=1时为7分频输出.采用自然二进制状态编码且用最简电路实现.
要求:(1)画出状态图;(2)写出驱动方程;(3)画出逻辑电路图
查看答案
如果结果不匹配,请 联系老师 获取答案
端M=0时为5分频输出;当控制端M=1时为7分频输出.采用自然二进制状态编码且用最简电路实现.
要求:(1)画出状态图;(2)写出驱动方程;(3)画出逻辑电路图
同步计数器设计
用JK下降沿触发器构成能够自启动的五进制同步计数器,已知状态转移过程的编码为:110→011→100→001→101→110,写出该触发器的状态方程、激励方程,画出该计数器的状态转移图和逻辑图(触发器输入可提供多输入相与功能,若需要外接逻辑门,使用与非门)。
译码器组成一个周期序列信号发生器,每个周期的序列信号为01101,画出电路图,写出必要的过程。
Q2 | Q1 | Q0 |
0 | 0 | 0 |
0 | 0 | 1 |
1 | 0 | 0 |
1 | 0 | 1 |
1 | 1 | 1 |
基本RS触发器设计
实验要求
用原理图输入设计法或Verilog HDL文本输入设计法设计基本RS触发器电路,建立基本RS触发器的实验模式。通过电路仿真和硬件验证,进一步了解基本RS触发器的功能和特性。
设计原理
基本RS触发器可以由两个与非门或者两个或非门构成。由两个与非门构成的基本RS触发器的原理图如图所示,其中RDN是异步置0输入端,低电平有效;SDN是异步置1输入端,低电平有效;Q是触发器的输出端,QN是反相输出端。由图所示的电路可知,基本RS触发器的输出表达式为
(2.2.1)