首页 > 大学本科> 工学
题目内容 (请给出正确答案)
[主观题]

试用CMOS传输门设计一个CMOS三态输出的两输入端与非门,画出逻辑电路并列出其真值表。

查看答案
答案
收藏
如果结果不匹配,请 联系老师 获取答案
您可能会需要:
您的账号:,可能还需要:
您的账号:
发送账号密码至手机
发送
安装优题宝APP,拍照搜题省时又省心!
更多“试用CMOS传输门设计一个CMOS三态输出的两输入端与非门,…”相关的问题
第1题
既可进行数字信号传输又可进行模拟信号传输的器件为______。

A.TTL三态门

B.锁存器

C.触发器

D.CMOS传输门

点击查看答案
第2题
试用CMOS门实现逻辑函数F=AB+CD。

点击查看答案
第3题
试用1片八D锁存器74HC373设计一个能锁存2位BCD码信号的锁存电路。假定三态输出使能端,锁存器原输出Q7Q6Q5Q4=

试用1片八D锁存器74HC373设计一个能锁存2位BCD码信号的锁存电路。假定三态输出使能端,锁存器

点击查看答案
第4题
CMOS传输门不但可以传送______信号,还可以传送______信号。
点击查看答案
第5题
用CMOS传输门构成单刀和双刀开关。
点击查看答案
第6题
CMOS传输门()。

A.只能传递数字信号

B.只能传递模拟信号

C.不能传递数字信号和模拟信号

D.既能传递数字信号,又能传递模拟信号

点击查看答案
第7题
试用1片八D锁存器74HC373设计一个能锁存两组BCD码信号的锁存电路。假定三态输出使能端,锁存器原

试用1片八D锁存器74HC373设计一个能锁存两组BCD码信号的锁存电路。假定三态输出使能端试用1片八D锁存器74HC373设计一个能锁存两组BCD码信号的锁存电路。假定三态输出使能端,锁存器,锁存器原输出为试用1片八D锁存器74HC373设计一个能锁存两组BCD码信号的锁存电路。假定三态输出使能端,锁存器,输入为试用1片八D锁存器74HC373设计一个能锁存两组BCD码信号的锁存电路。假定三态输出使能端,锁存器,画出锁存器锁存新数据前、后使能端LE应输入的波形和相应Q0的波形。

点击查看答案
第8题
无论是CMOS门还是TTL门,传输延迟时间越长,交流噪声容限就越大,甚至远高于直流噪声容限,这是不是说,为了提高
抗干扰的能力,应尽量选用传输延迟时间长的器件来实现呢?
点击查看答案
第9题
试判断下图(a)~(d)所示的CMOS三态输出门电路的输出状态。

试判断下图(a)~(d)所示的CMOS三态输出门电路的输出状态。

试判断下图(a)~(d)所示的CMOS三态输出门电路的输出状态。试判断下图(a)~(d)所示的CMO

点击查看答案
第10题
判断用74LS系列TTL电路去驱动74HC系列CMOS电路时,试简述其设计思路,是否需要接口电路?计算其扇出数,并对接口电路就开关速度和功耗两方面做出评价(设用一个74IS逻辑门作为驱动器件,并且它输出高平时的漏电流为0.2mA)。

点击查看答案
退出 登录/注册
发送账号至手机
密码将被重置
获取验证码
发送
温馨提示
该问题答案仅针对搜题卡用户开放,请点击购买搜题卡。
马上购买搜题卡
我已购买搜题卡, 登录账号 继续查看答案
重置密码
确认修改