题目内容
（请给出正确答案）
[主观题]
图6.24所示电路是用二一十进制优先编码器74LS147和同步十进制计数器74160组成的可控分频器，试说明当输入控
制信号A、B、C、D、E、F、G、H、I分别为低电平时由Y端输出的脉冲频率各为多少？已知CLK端的输入脉冲频率为10kHz。
答案
如果结果不匹配，请 联系老师 获取答案
题目内容
（请给出正确答案）
答案
如果结果不匹配，请 联系老师 获取答案
题目内容
（请给出正确答案）
制信号A、B、C、D、E、F、G、H、I分别为低电平时由Y端输出的脉冲频率各为多少？已知CLK端的输入脉冲频率为10kHz。
答案
如果结果不匹配，请 联系老师 获取答案
更多“图6.24所示电路是用二一十进制优先编码器74LS147和同…”相关的问题
图4-63所示为由二一十进制编码器74147和同步十进制计数器74162组成的可控分频器。试说明输入信号A、B、C、D、E、F、G、H、J分别为低电平时，由f端输出的信号频率依次为多少。假设CP的重复频率为10kHz。
.jpg)
用2片1024×8位的EPROM接成一个数码转换器，将10位二进制数转换成等值的4位二一十进制数。
(1) 试画出电路接线图，标明输入和输出。
(2) 当地址输入分别为0100100000、1000000000、1111111111时，2片EPROM中对应地址中的数据各为何值？
分析图所示的计数电路，画出电路的状态转换图(只画有效状态)，并说明其为多少进制的计数器。
分析图6-13所示电路，画出74HC161Q3Q2Q1Q0的状态转换图，说明74HC161构成几进制计数器。假设Q3Q2Q1Q0的初始状态均为0。
A.余3码编码的十进制加法计数器
B.循环码编码的九进制加法计数器
C.余3码编码的三进制加法计数器
D.循环码编码的二进制加法计数器
根据表L5-10的逻辑关系，试将图L5-10(a)所示的电路改造成逢五进一的计数器，并依此思路总结出构成三、六、七进制的一般方法。
有效,使能端处于有效状态.
(1)74160构成多少进制计数器.
(2)假定74160初始状态Q3Q2Q1Q0=0000,试对应图5.28(b)的CP脉冲图画出Q3、Q2、Q1、Q0和Y的输出波形.
译码器组成一个周期序列信号发生器，每个周期的序列信号为01101，画出电路图，写出必要的过程。
| Q2 | Q1 | Q0 |
| 0 | 0 | 0 |
| 0 | 0 | 1 |
| 1 | 0 | 0 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
1.jpg)
