A.74138译码器为3线-8线译码器,属于部分译码器,输出为低电平有效
B.74138译码器为4线-16线译码器,属于部分译码器,输出为高电平有效
C.74138译码器为3线-8线译码器,属于全译码器,输出为低电平有效
D.74138译码器为4线-16线译四器,属于全译码器,输出为高电平有效
若用74138译码片选4片2K×8存储器芯片,、、、分别接存储芯片Ⅰ、Ⅱ、Ⅲ、Ⅳ的CE端;P2.3、P2.4、P2.5接A,B,C;G1接Vcc,P2.6接、P2.7接;试画出其连接电路,指出4片存储芯片的地址范围。
A.74138译码器为3线-8线译码器,属于部分译码器,输出为低电平有效
B.74138译码器为4线-16线译码器,属于部分译码器.输出为高电平有效
C.74138译码器为3线-8线译码器,属于全译码器,输出为低电平有效
D.74138译码器为4线-16线译四器,属于全译码器,输出为高电平有效
A、真值表:
B、真值表:
C、逻辑函数表达式:
D、利用与非门设计实现:
E、利用3线-8线译码器芯片74138及基本逻辑门设计实现:
某计算机的主存地址空间中,从地址0000H~3FFFH为ROM存储区域,从地址
4000H~7FFFH为RAM的存储区域。RAM的控制信号为CS和WE,CPU的地址线为A15~A0,数据线为8位的D7~D0线,控制信号有读写控制R/W和访存请求MREQ,要求: (1)画出地址译码方案。 (2)如果ROM和RAM存储器芯片都采用8 K×1位的芯片,试画出存储器与CPU的连接图。 (3)如果ROM存储器芯片采用8K×8位的芯片,RAM存储器芯片采用4K×8位的芯片, 试画出存储器与CPU的连接图。 (4)如果ROM存储器芯片采用16K×8位的芯片,RAM存储器芯片采用8K×8位的芯片,试画出存储器与CPU的连接图。