如果结果不匹配，请 
更多“ 过程设计语言(PDL)，又称为（）”相关的问题
第1题
下面关于过程设计语言（PDL)描述正确的是（)
A.与高级程序设计语言非常类似，只要对PDL描述稍加变换就可变成源程序代码
B.既可很抽象，又可以很具体
C.同自然语言很接近，易于理解
D.形象直观
第3题
软件详细设计工具可分为三类，即：图示工具、设计语言和表格工具。图示工具中，(A)简单而应用广泛、(B)表示法中，每一个处理过程用一个盒子表示，盒子可以嵌套。(C)可以纵横延伸，图形的空间效果好。(D)是一种设计和描述程序的语言，它是一种面向(E)的语言。供选择的答案：A～C：①NS图②流程图③HIPO图④PAD图D：①C②PDL③RPOLOG④PASCALE：①人②机器③数据结构④对象
软件详细设计工具可分为三类，即：图示工具、设计语言和表格工具。图示工具中，（A)简单而应用广泛、（B)表示法中，每一个处理过程用一个盒子表示，盒子可以嵌套。（C)可以纵横延伸，图形的空间效果好。（D)是一种设计和描述程序的语言，它是一种面向（E)的语言。供选择的答案：A～C：①NS图②流程图③HIPO图④PAD图D：①C②PDL③RPOLOG④PASCALE：①人②机器③数据结构④对象
点击查看答案
第5题
综合是EDA设计流程的关键步骤,在下面对综合的描述中，（)是错误的。
A.综合就是把抽象设计层次中的-种表示转化成另一种表示的过程
B.综合就是将电路的高级语言转化成低级的，可与FPGA/CPLD的基本结构相映射的网表文件
C.为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束
D.综合可理解为-种映射过程，并且这种映射关系是唯一的,即综合结果是唯一的
第8题
综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程;在下面对综合的描述中，错误的是（)。
A.综合就是将电路的高级语言转化成低级的，可与FPGA/CPLD的基本结构相映射的网表文件
B.综合是纯软件的转换过程，与器件硬件结构无关;为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束
C.综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是唯一的
D.为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束
第9题
综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另-种表示的过程，在下面对综合的描述中，（)是错误的。
A.综合就是将电路的高级语言转化成低级的，可与FPGA/CPLD的基本结构相映射的网表文件;
B.为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束;
C.综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是唯一的;
D.综合是纯软件的转换过程，与器件硬件结构无关;
第10题
综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程;在下面对综合的描述中（)是错误的。
A.综合就是将电路的高级语言转化成低级的，可与FPGA/ CPLD的基本结构相映射的网表文件
B.为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束
C.综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是唯一的
D.综合是纯软件的转换过程，与器件硬件结构无关
