题目内容
（请给出正确答案）
体三极管的|VA|均为100V，|VBE(on)|=0.7V，并设T23的输入电阻为9.1MΩ，IC17=550μA，|VCC|=|VEE|=15V，试求T16、T17组成的中间增益级的输入电阻R1和电压增益Av。
(2)利用上题提供的管子参数，试求F007集成运放内部电路中输入差分级电路的输入电阻Rid和互导增益Ag。设各管rce忽略不计。已知差分放大器的偏置电流为20μA。
如果结果不匹配，请 联系老师 获取答案
更多“(1)在图LP4-58所示的F007集成运放内部电路中，若设…”相关的问题
在图10.5所示反相比例运算电路中，己知集成运算放大器的UCC=15V，UEE=15V，R1=10kΩ，RF=100kΩ。试求uI分别为以下各值时的输出电压UO：(1)uI=-10mV；(2)ul=sinωtV；(3)uI=3V；(4)uI=-5V。
图LP6-25(b)所示的同相跟随器.试求:
(1)当输入幅度为VS的阶跃电压激勋时,不受转移率限制的最大VS值.
(2)当输入幅度为2V的正弦波激励时,不受转移率限制的最高信号频率.
图10.22所示电路中，集成运放的UCC=UEE=9V，求R2以及下述两种情况下的uO1和uO2：(1)uI1=0.1V，uI2=-0.2V；(2)uI1=-0.1V，uI2=0.2V。
TTL集成施密特触发器CTll32的逻辑符号和vI一vO曲线如图9．6．1(a)所示，图(b)为CTll32组成的电路。 (1)说明电路具有什么功能。 (2)定性画出VA，VO的波形。 (3)若R=10 kΩ，C=0．01μF，计算工作周期。
.jpg)
某系统ASM图如图5-32所示，试设计该图描述的控制器(条件输出块和状态块所标符号为输出信号)。 (1)以触发器为核心； (2)以集成计数器为核心； (3)以集成多D触发器为核心，并采用“一对一”的设计方法。
在图LT6-14所示电路中,集成运放满足理想化条件.若R2/RL=R4/R3,试证流过负载RL的电流iL与RL值的大小无关.
在图10．3．12所示的施密特触发器构成的多谐振荡器中，已知CMOS集成施密特触发器的VDD=15V，VT+=9V，VT-=4V，R=10 kΩ，C=0．01μF，试求该电路的振荡周期。
1.jpg)
在图6-19所示的电路中，集成运放满足理想化条件。若R2/R1=R4/R3，试证流过负载电阻RL的电流iL与RL值的大小无关。
在图10.23(a)所示的滞回比较器中，已知集成运算放大器的输出饱和电压UOM=9V，uI=8sinωtV，UR=3V，R2=1kΩ，RF=5kΩ。求该电路的上限和下限触发电压、滞回宽度以及uO的波形。
