题目内容
（请给出正确答案）
[单选题]
CPU的地址总线提供（)
A.数据信号流
B.所有存储器和I/O设备的时序信号及控制信号
C.来自I/O设备和存储器的响应信号
D.地址信号流
查看答案
如果结果不匹配，请 联系老师 获取答案
题目内容
（请给出正确答案）
如果结果不匹配，请 联系老师 获取答案
题目内容
（请给出正确答案）
A.数据信号流
B.所有存储器和I/O设备的时序信号及控制信号
C.来自I/O设备和存储器的响应信号
D.地址信号流
如果结果不匹配，请 联系老师 获取答案
更多“CPU的地址总线提供()”相关的问题
A.数据总线、传输总线和通信总线
B.地址总线、逻辑总线和信号总线
C.控制总线、地址总线和运算总线
D.数据总线、地址总线和控制总线
A.数据总线、传输总线和通信总线
B.地址总线、逻辑总线和信号总线
C.控制总线、地址总线和运算总线
D.数据总线、地址总线和控制总线
微型计算机采用总线结构连接CPU、内存储器和外部设备，总线由三部分组成，它包括
A 数据总线、传输总线和通信总线
B 地址总线、逻辑总线和信号总统
C 控制总统、地址总线和运算总线
D 数据总线、地址总线和控制总线
高电平为读，低电平为写)。
已知该机存储器地址空间从0连续编址，其地址空间分配如下：最低8K为系统程序区，由ROM芯片组成;紧接着40K为备用区，暂不连接芯片;而后78K为用户程序和数据空间，用静态RAM芯片组成;最后2K用于I/O设备(与主存统一编址)。现有芯片如下：
SRAM：16K×8位，其中CS：为片选信号，低电平有效，WE：为写控制信号，低电平写，高电平读。
ROM：8K×8位，其中CS：为片选信号，低电平有效，OE：为读出控制，低电平读出有效。
译码器：3―8译码器，输出低电平有效;为使能信号，低电平时译码器功能有效。
其它“与、或”等逻辑门电路自选。
(1)请问该主存需多少SRAM芯片？
(2)试画出主存芯片与CPU的连接逻辑图。
(3)写出各芯片地址分配表。
间址寻址第一次访问内存所得到信息经系统总线的（）传送到CPU。
A．数据总线
B．地址总线
C．控制总线
D．总线控制器
CPU是通过()，将DMA欲传送数据块在内存中的首地址写入DMA控制器的地址寄存器的。
A．地址总线
B．控制总线
C．数据总线
D．I／O总线
