首页 > 大学本科> 工学
题目内容 (请给出正确答案)
[主观题]

74LS175型四上升沿D触发器和74LS112型双下降沿JK触发器的接线图如图 21.40(a)所示,它们的外引线排列分别见

74LS175型四上升沿D触发器和74LS112型双下降沿JK触发器的接线图如图 21.40(a)所示,它们的外引线排列分别见教材图21.6.4(b)和教材图21.11(b)。(1)试按图画出逻辑电路;(2)设CP,74LS175型四上升沿D触发器和74LS112型双下降沿JK触发器的接线图如图 21.40(a)所,D1的波形如图21.40(b)所示,试画出两触发器输出端Q的波形。两触发器的初始状态均为0。

74LS175型四上升沿D触发器和74LS112型双下降沿JK触发器的接线图如图 21.40(a)所74LS175型四上升沿D触发器和74LS112型双下降沿JK触发器的接线图如图 21.40(a)所

查看答案
答案
收藏
如果结果不匹配,请 联系老师 获取答案
您可能会需要:
您的账号:,可能还需要:
您的账号:
发送账号密码至手机
发送
安装优题宝APP,拍照搜题省时又省心!
更多“74LS175型四上升沿D触发器和74LS112型双下降沿J…”相关的问题
第1题
主从型JK触发器,在CP上升沿的作用下,其动作有何特点?

点击查看答案
第2题
边沿结构的集成JK型触发器是在CP的( )触发的。

A.上升沿

B.下降沿

C.高电平

D.低电平

点击查看答案
第3题
已知一Moore型时序逻辑电路的状态图如图P6-5所示,试列出该时序逻辑电路的状态表。设初始状态为0
00,触发器为上升沿起作用,画出其工作波形图(不少于8个时钟脉冲)。

已知一Moore型时序逻辑电路的状态图如图P6-5所示,试列出该时序逻辑电路的状态表。设初始状态为0

点击查看答案
第4题
如图中上升沿触发的D触发器和下降沿触发的JK触发器的CP、D、波形如图所示,试画出Q的波形。

如图中上升沿触发的D触发器和下降沿触发的JK触发器的CP、D波形如图所示,试画出Q的波形。

如图中上升沿触发的D触发器和下降沿触发的JK触发器的CP、D、波形如图所示,试画出Q的波形。如图中上

点击查看答案
第5题
集成触发器74LS74芯片的触发方式为()。

A.时钟上升沿

B.时钟下降沿

C.上升和下降沿都有效

D.不受时钟控制

点击查看答案
第6题
用上升沿触发的D触发器、与门和或门电路设计一个4级有自启动能力的扭环形计数器。要求:
点击查看答案
第7题
试用上升沿触发的D触发器和门电路设计一个同步模3递减计数器。

点击查看答案
第8题
设边沿D触发器(上升沿触发)初态为0,试对照图10.16所示的输入波形画输出波形.
设边沿D触发器(上升沿触发)初态为0,试对照图10.16所示的输入波形画输出波形.

设边沿D触发器(上升沿触发)初态为0,试对照图10.16所示的输入波形画输出波形.设边沿D触发器(上

点击查看答案
第9题
D触发器的输入端D和输出端Q的波形如图Ⅲ-6所示。它的触发方式为()。 A.下降沿主从触发 B.上升沿触发 C

D触发器的输入端D和输出端Q的波形如图Ⅲ-6所示。它的触发方式为( )。

A.下降沿主从触发

B.上升沿触发

C.高电平触发

D触发器的输入端D和输出端Q的波形如图Ⅲ-6所示。它的触发方式为()。   A.下降沿主从触发

点击查看答案
第10题
试用上升沿触发的D触发器设计一个1101序列检测器,输入为串行编码序列,输出为检出信号。

点击查看答案
退出 登录/注册
发送账号至手机
密码将被重置
获取验证码
发送
温馨提示
该问题答案仅针对搜题卡用户开放,请点击购买搜题卡。
马上购买搜题卡
我已购买搜题卡, 登录账号 继续查看答案
重置密码
确认修改