题目内容
（请给出正确答案）
[主观题]
③时序逻辑电路如图10.31所示，Q1Q0原状态为10，当送入一个CP脉冲后的新状态为（)。 A．10 B．01 C．11
③时序逻辑电路如图10.31所示，Q1Q0原状态为10，当送入一个CP脉冲后的新状态为( )。
A．10 B．01 C．11
答案
B
如果结果不匹配，请 联系老师 获取答案
题目内容
（请给出正确答案）
答案
如果结果不匹配，请 联系老师 获取答案
题目内容
（请给出正确答案）
③时序逻辑电路如图10.31所示，Q1Q0原状态为10，当送入一个CP脉冲后的新状态为( )。
A．10 B．01 C．11
答案
B
如果结果不匹配，请 联系老师 获取答案
更多“③时序逻辑电路如图10.31所示，Q1Q0原状态为10，当送…”相关的问题
分析由JK触发器组成如图4.2.69所示的时序逻辑电路。分析电路的逻辑功能，画出Q1、Q2输出波形。设初始状态是11。
由D触发器和逻辑门构成的时序逻辑电路如图21-65所示，X，Y为输入端，CP为控制脉冲输入端，Q为输出端，
(1)写出D的逻辑式。
(2)当输入端子保持在X=Y=0时，在图中画出输出端Q的波形图。
根据下列电路(如图3.1.1所示)，写出函数F的表达式，并将其化为最简与或式。根据化简后的F的表达式，说明各电路是组合逻辑电路还是时序逻辑电路。
分析图所示的由中规模右移位寄存器74LS195和数据选择器74LS153组成的时序逻辑电路。画出状态转移图(以QA、QB、QC、QD的顺序表示)，分析电路的功能。74LS195已经处于移位的工作状态。
1.jpg)
