如果结果不匹配，请 
更多“用下降沿触发的边沿T触发器和与非门设计一个同步十二进制加/减…”相关的问题
第7题
同步计数器设计 用JK下降沿触发器构成能够自启动的五进制同步计数器，已知状态转移过程的编码为：110→011→10
同步计数器设计
用JK下降沿触发器构成能够自启动的五进制同步计数器，已知状态转移过程的编码为：110→011→100→001→101→110，写出该触发器的状态方程、激励方程，画出该计数器的状态转移图和逻辑图(触发器输入可提供多输入相与功能，若需要外接逻辑门，使用与非门)。
第8题
边沿JK触发器设计 实验要求 用原理图输入设计法或Verilog HDL文本输入设计法设计边沿JK触发器电路，建立边
边沿JK触发器设计
实验要求
用原理图输入设计法或Verilog HDL文本输入设计法设计边沿JK触发器电路，建立边沿JK触发器的实验模式。通过电路仿真和硬件验证，进一步了解边沿JK触发器的功能和特性。
设计原理
边沿JK触发器的元件符号如图所示，CLK是时钟输入端，下降沿有效；J1、J2和J3是3个具有与关系的J输入端，K1、K2和K3是3个具有与关系的K输入端；PRN是异步置1(置位)输入端，低电平有效，CLRN是异步置0(复位)输入端，低电平有效；Q是触发器的输出端，QN是反相输出端。
