![](https://static.youtibao.com/asksite/comm/h5/images/m_q_title.png)
数控分频器的设计 实验要求 用原理图输入设计法或Verilog HDL文本输入设计法设计数控分频器电路,建立数控
数控分频器的设计
实验要求
用原理图输入设计法或Verilog HDL文本输入设计法设计数控分频器电路,建立数控分频器的实验模式。通过电路仿真和硬件验证,进一步了解数控分频器的功能和特性。
设计原理
数控分频器的元件符号如图所示,CLK是时钟输入端,D[7..0]是数据输入端,FOUT是数控频率输出端,COUT是进位(溢出)输出端。数控分频器的输出频率受到数据D[7..0]的控制,当D[7..0]数据值越大,输出频率越高。
![](https://static.youtibao.com/asksite/comm/h5/images/solist_ts.png)